




## 特許協力条約に基づいて公開された国際出願

(51) 国際特許分類 5 G06F 15/82, 15/80		A1	(11) 国際公開番号 WO 92/15960
		(43) 国際公開日 1992年9月17日 (17. 09. 1992)	
(21) 国際出願番号 POT/JP91/00296 (22) 国際出願日 1991年3月5日 (05. 03. 91) (71) 出願人; および (72) 発明者 関 一 (SEKI, Hajime) [JP/JP] 〒790 愛媛県松山市道後喜多町4番38号 Ehime, (JP) (81) 指定国 AT (欧州特許), BE (欧州特許), CH (欧州特許), DE (欧州特許), DK (欧州特許), ES (欧州特許), FR (欧州特許), GB (欧州特許), GR (欧州特許), IT (欧州特許), JP, LU (欧州特許), NL (欧州特許), SE (欧州特許), US.		(21) 国際出願番号 POT/JP91/00296 (22) 国際出願日 1991年3月5日 (05. 03. 91)	
添付公開書類		国際調査報告書 補正書	

BEST AVAILABLE COPY

(54) Title: ELECTRONIC COMPUTER SYSTEM AND PROCESSOR ELEMENTS USED FOR THIS SYSTEM

(54) 発明の名称 電子計算機システム及びこのシステムに使用されるプロセッサ要素



(57) Abstract

An electronic computer system comprising a control processor (1) and a plurality of processor elements ( $3_1$ - $3_n$ ) that transfer data to one another via a packet transmission network (22). Each of the processor elements ( $3_1$  to  $3_n$ ) has a control unit (30i) that executes the flow of instructions sent from the control processor (1) based on the principle of SIMD system, and an execution unit (31i) that executes operation based on the data drive and executes the transfer of data among the processor elements ( $3_1$ - $3_n$ ) via the packet transmission network (22). The control processor (1) sends instruction to the control unit (30i) of each of processor elements ( $3_1$ - $3_n$ ) to set the content that is to be executed by the execution unit (31i) based on the data drive. The execution unit (31i) operates based on the data drive in parallel with the setting of the execution unit (31i).